Prozessorentwurf Mit Verilog Hdl: Modellierung Und Synthese Von Prozessormodellen

— —

Dieter Wecker

Prozessorentwurf Mit Verilog Hdl

Name: Prozessorentwurf Mit Verilog Hdl
Price: 83.53 AUD
Availability: PreOrder
ISBN: 9783110717822

Modellierung Und Synthese Von Prozessormodellen

Dieter Wecker

$103.95 $83.53

Paperback

Forthcoming
Pre-Order now

QTY:

German

De Gruyter
24 April 2026

Computer architecture & logic design

Series: de Gruyter Studium

Verschiedene Entwürfe von 12- und 16-Bit-Mikroprozessoren sowie ihre Modellierung und mögliche Realisierung durch die Verwendung von FPGAs (Field Programmable Gate Array) werden in diesem Buch beschrieben. Dazu wird die Hardware-Beschreibungssprache Verilog HDL verwendet. In allen Phasen des Entwurfs wird der Source-Code ausführlich behandelt. Die Verilog-Modelle werden auf Basis der Synthese-Berichte miteinander verglichen und Vor- und Nachteile herausgearbeitet. Die Entwürfe wurden mit einer CAD (Computer Aided Design)-Entwicklungs-Software erstellt, die kostenlos aus dem Internet heruntergeladen werden kann.

Mit den vermittelten Grundlagen kann der Leser eigene Prototypen für bestimmte Anwendungen erstellen.

Zielgruppe des Buches sind vor allem Studierende der Fachrichtungen Informatik und Elektrotechnik sowie Entwickler, die sich in das Thema einarbeiten wollen.

By: Dieter Wecker
Imprint: De Gruyter
Country of Publication: Germany
Dimensions: Height: 244mm, Width: 170mm, Spine: 18mm
Weight: 540g
ISBN: 9783110717822
ISBN 10: 3110717824
Series: de Gruyter Studium
Pages: 336
Publication Date: 24 April 2026
Audience: General/trade , ELT Advanced
Format: Paperback
Publisher's Status: Forthcoming

Dieter Wecker, ehem. University of Applied Sciences, Frankfurt a.M.